RapidIO 英特尔® FPGA IP
英特尔即将停止使用 RapidIO I 和 RapidIO II 的知识产权 (IP)，有关更多信息，请参阅产品停产通知 (PDN2025)。
RapidIO 英特尔® FPGA IP
英特尔为 RapidIO 提供了两个不同的英特尔® FPGA IP：
- RapidIO II 英特尔® FPGA IP 符合 RapidIO 规范修订版 2.2
- 物理层、传输层和逻辑层分离（模块化架构）
- IDLE2 序列 - 长控制符号
- 链路宽度为 1X、2X 和 4X 的 1.25、2.5、3.125、5.0 和 6.25 Gbaud 通道速率
- RapidIO 英特尔® FPGA IP 符合 RapidIO 规范修订版 1.3 / 2.1
- 物理层、传输层和逻辑层分离（模块化架构）
- IDLE1 序列 - 短控制符号
- 链路宽度为 1X 和 4X 的 1.25、2.5、3.125 和 5.0 Gbaud 通道速率
如需了解设备支持详情（例如：通道速率、链路宽度和速度等级），请参阅 RapidIO 英特尔® FPGA IP 用户指南。
特性
在无线行业中采用 RapidIO 作为高速互连标准的比例很大。RapidIO 标准通常在数字信号处理器之间以及控制面处理器与内存之间使用。由于采用了针对物理媒体附件 (PMA) 的电气特性的广泛使用标准（例如，XAUI 或 CEI），RapidIO 也已被认可以用作背板互连，其数据速率至高可达6.25 Gbaud。英特尔® FPGA 还能够支持 RapidIO Gen3 数据速率。
- 基于嵌入式收发器的 PHY
- 易于使用
- 知识产权 (IP) 参数编辑器可轻松手动优化参数，例如接口 FIFO 深度、地址转换窗口、输出差分电压和预加重
- 简单的配置有助于减少资源占用，从而可以根据应用需求创建更小的英特尔® FPGA IP 功能变体
- 面向系统互连的平台设计器
- 强大的解决方案
- 端点 IP 核，具有可靠互操作性的测试平台，以及领先的数字信号处理器和交换机供应商
- 符合 RapidIO 规范，修订版 1.3/2.1 和 2.2
对于系统级的集成就绪解决方案，您可以通过选择所有 RapidIO 层来节省几个月的设计时间，其中包括地址转换以及简单的 Avalon® 内存映射 (Avalon-MM) 和 Avalon® Streaming (Avalon-ST) FIFO 接口等功能。
协议解决方案
其中一张图像显示了一个使用平台设计器构建的系统的例子，该系统使用 Nios® II 软嵌入式处理器作为处理元件。程序存储器可以包括“引导代码”，用于各个端点的系统级枚举。程序还配置了端点的功能地址寄存器和英特尔® FPGA IP 功能。
IP 质量指标
基本要求 |
|
|---|---|
IP 首次发布年份 |
2009 |
受支持的英特尔 Quartus Prime 软件最新版本 |
18.1 |
状态 |
生产 |
交付物 |
|
客户可交付物包括： 设计文件（加密源代码或后期合成网表） 用于 ModelSim*-英特尔® FPGA 版本的模拟模型 时间和/或布局限制 测试平台或设计示例 文档（带修订控制） 自述文件 |
是 是 是 是 是 否 |
IP 随附的任何额外客户可交付物 |
无 |
允许最终用户配置 IP 的参数化 GUI |
是 |
启用了 IP 核，可支持英特尔 FPGA IP 评估模式 |
是 |
源语言 |
同时支持 Verilog 和 VHDL |
Testbench 语言 |
同时支持 Verilog 和 VHDL |
提供软件驱动程序 |
否 |
驱动程序操作系统 (OS) 支持 |
不适用 |
实施 |
|
用户界面 |
Avalon-MM、Avalon-ST |
IP-XACT 元数据 |
否 |
验证 |
|
支持的模拟器 |
ModelSim*、VCS、Riviera-PRO、NCSim |
经验证的硬件 |
英特尔 Arria 10、Arria V、英特尔 Cyclone 10 GX、Cyclone V、英特尔 Stratix 10、Stratix V |
执行了行业标准合规性测试 |
否 |
如果是，哪个测试？ |
不适用 |
如果是，使用哪款英特尔 FPGA 设备？ |
不适用 |
如果是，执行的日期 |
不适用 |
如果否，是否计划？ |
否 |
互操作性 |
|
IP 经过互操作性测试 |
是 |
如果是，使用哪款英特尔 FPGA 设备 |
Arria V、Arria 10、英特尔 Cyclone 10 GX、英特尔 Stratix 10 |
可提供互操作性报告 |
是 |