JESD204C 英特尔® FPGA IP

JESD204C 英特尔® FPGA IP

JESD204C 英特尔® FPGA IP 集成了:

  • 介质访问控制 (MAC) - 控制链路状态的数据链路层 (DLL) 和传输层 (TL) 块。
  • 物理层 (PHY) - 物理编码子层 (PCS) 和物理介质附件 (PMA) 块。

特性

JESD204C 英特尔® FPGA IP 内核具有以下主要特性:

  • 英特尔® Agilex™ F-tile 设备的数据传输速率高达 32 Gbps,英特尔® Agilex™ E-tile 设备和英特尔® Stratix® 10 E-tile 设备的数据传输速率高达 28.9 Gbps。
  • 单或多通道(每个链路最多 16 个通道)
  • 基于 E=1 至 256 的本地扩展多块时钟 (LEMC) 计数器
  • 串行通道一致性和监控
  • 通道同步
  • 模块化设计,支持多设备同步
  • MAC 和 PHY 分区
  • 支持确定性延迟
  • 64/66 编码
  • 加扰/解扰
  • Avalon® Streaming 接口用于传输和接收数据路径
  • Avalon® 内存映射接口用于控制/状态寄存器 (CSR)
  • 动态生成模拟测试平台
  • 绑定和非绑定 TX PMA 模式
  • 可选支持 ECC M20K DCFIFO
  • 可选同步标头配置
  • CRC-12
  • 独立的命令通道

IP 质量指标

基本要求

IP 首次发布年份

2019 年

受支持的英特尔 Quartus Prime 软件最新版本

22.2

状态

生产

交付物

客户可交付物包括:

    设计文件(加密源代码或后期合成网表)

    用于 ModelSim*-英特尔® FPGA 版本的模拟模型

    时间和/或布局限制

    文档(带修订控制)

    自述文件

Y

Y

是(包含在用户指南中)

N

IP 随附的任何额外客户可交付物

不适用

允许最终用户配置 IP 的参数化 GUI

Y

启用了 IP 核,可支持英特尔 FPGA IP 评估模式

Y

源语言

Verilog 和 VHDL(在封装级别)

Testbench 语言

Verilog

提供软件驱动程序

N

驱动程序操作系统 (OS) 支持

N

实施

用户界面

Avalon-ST(数据路径)和 Avalon-MM (CSR)

IP-XACT 元数据

N

验证

支持的模拟器

VCS、VCSMX、NCSIM、MODELSIM、XCELLIUM

经验证的硬件

是,在英特尔 FPGA 开发套件上

执行了行业标准合规性测试

Y

如果是,哪个测试?

电气测试

如果是,使用哪款英特尔 FPGA 设备?

英特尔 Stratix 10、英特尔 Agilex

如果是,执行的日期

不适用

如果否,是否计划?

不适用

互操作性

IP 经过互操作性测试

Y

如果是,使用哪款英特尔 FPGA 设备

英特尔® Stratix® 10

可提供互操作性报告

Y