JESD204B 英特尔® FPGA IP
英特尔在业界提供的 JESD204B 串行接口涉及多种产品,无论是低成本或低功耗还是高性能 FPGA 和 SoC 都有涉足。JESD204B 英特尔® FPGA IP 是一款连接数模 (DAC) 或模数 (ADC) 转换器和FPGA的高速点对点串行接口,用于传输数据。
阅读《F-Tile JESD204B 英特尔® FPGA IP 用户指南》›
阅读《F-Tile JESD204B 英特尔® FPGA IP 设计示例用户指南》›
JESD204B 英特尔® FPGA IP
JESD204B 英特尔® FPGA IP 集成了:
- 介质访问控制 (MAC) - 控制链路状态和字符替换的数据链路层 (DLL) 块。
- 物理层 (PHY) - 物理编码子层 (PCS) 和物理介质附件 (PMA) 块。
得益于我们对完整传输层的独特实现,设计工程师不再需要分析文档来集成或开发传输层解决方案。英特尔针对 JESD204B 英特尔® FPGA 知识产权 (IP) 内核与模数转换器 (ADC) 和数模转换器 (DAC) 供应商、RFIC 以及模拟前端进行的硬件互操作性测试也有助于您的产品更快上市。
特性
JESD204B 英特尔® FPGA IP 内核具有以下主要特性:
- 最高 12.5Gbps 的通道速率(已定性并通过 JESD204B 标准认证),针对英特尔® Agilex™ 7 E-tile 的最高 19 Gbps 的通道速率,以及针对英特尔® Agilex™ 7 F-tile 的最高 20 Gbps 的通道速率(未定性且未通过 JESD204B 标准认证)。
- 在运行时重新配置 JESD 参数(L、M、F、S、N、K、CS、CF、数据速率)。
- 基本和 PHY 分区支持可移植性。
- 子类 0 工作模式向后兼容 JESD204A。
- 子类 1 和 2 工作模式,用于 ADC/DAC 和 FPGA 之间的确定性延迟支持。
- 多设备同步。
- 串行通道一致性和监控。
- 可在 IP 核中调整延迟。
- 发射器 (TX) 和接收器 (RX) 共享收发器信道,以优化收发器数量。
- 硬件经过验证的设计示例,包括传输层设计。
英特尔已通过以下领先供应商的转换器设备开展了 JESD204B 英特尔® FPGA IP 硬件验证。下载下面列出的硬件验证报告。
Analog Devices 公司
相关链接
文档
注:德州仪器公司的 TSW14J57 和 TSW14J56 评估模块 (EVM) 分别采用英特尔® Arria® 10 FPGA 和 Arria® V FPGA 设计。TSW14J57EVM 和 TSW14J56EVM 支持的所有德州仪器公司设备都经过硬件验证,与 JESD204B 英特尔® FPGA IP 兼容。
更多资源
查找知识产权
寻找满足您需求的 Altera® FPGA 知识产权核。
知识产权评估和购买
Altera® FPGA 知识产权核的评估模式和购买信息。
使用 Altera® FPGA IP 进行设计
了解有关使用 Altera® FPGA IP 进行设计的详细信息,这是面向 Altera® FPGA 优化的大量现成核心。
知识产权基础套件
免费 Altera® FPGA IP 核许可,并具有 Quartus® Prime 标准或专业版软件的有效许可。
设计示例
下载 Altera® FPGA 设备的设计示例和参考设计。
联系销售人员
联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。
† 测试考察的是特定系统上具体测试中的组件性能。硬件、软件或配置的任何不同都可能影响实际性能。当您考虑购买时,请参考其他信息资源以评估产品性能。有关性能和性能指标测评结果的更完整信息,请访问 www.intel.cn/content/www/cn/zh/benchmarks/benchmark.html。
英特尔和 Quartus 是英特尔公司或其子公司在美国和/或其他国家(地区)的商标。