Cyclone® V ST SoC FPGA
Cyclone® V ST SoC FPGA 在 FPGA 行业面向 6.144 Gbps 收发器应用的产品中，成本和功耗最低。
Cyclone® V ST SoC FPGA
优势
以更低的功耗、更少的设计时间和更低的成本实现更多的功能
基于台积电 28 纳米低功耗 (28LP) 工艺技术，包括丰富的硬核知识产权 (IP) 模块，使您能够实现差异化和更多功能。
逻辑集成和差异化功能
它提供一个 8 输入自适应逻辑模块 (ALM) 和精度可调数字信号处理 (DSP) 模块，可支持高达 13.59 兆位 (Mb) 的嵌入式内存。
集成 ARM® Cortex®-A9 MPCore 处理器的硬核处理器系统 (HPS)
在单个 Cyclone® V 片上系统 (SoC) 中紧密集成了双核 ARM® Cortex®-A9 MPCore 处理器、硬核 IP 和 FPGA。它支持超过 128 Gbps 的峰值带宽，在处理器和 FPGA 架构之间集成了数据一致性。
应用
无线：无线骨干网
集成简化了系统设计：集成 6G 收发器、集成、 PCIe 硬件、互操作性平台以及用于通用功能的 IP 套件。降低运营成本：与前几代产品相比功耗降低高达 40%，每通道 88 mW 功率可提供经济高效的散热。
自动驾驶和车载体验 (IVE)
汽车级 FPGA 和 SoC 既可组合使用，也可单独使用，以实现手势识别、驾驶员状态监控系统和盲点检测等应用。它们还为传感器摄取、预处理和加速等高级驾驶辅助系统 (ADAS)/AD 应用提供灵活性、低延迟、高性能功耗比、功能安全性和安全优势。
主要功能
嵌入式内存块
- M10K：具有软纠错码 (ECC) 的 10 千位 (Kb) 内存块。
- 内存逻辑阵列块 (MLAB)：640 位分布式 LUTRAM，最多可将 25% 的 ALM 用作 MLAB 内存。
通用 I/O
- 875 兆位每秒 (Mbps) 的低压差分信号 (LVDS) 接收器和 840 Mbps 的 LVDS 发射器。
- 400 MHz/800 Mbps 外部内存接口。
- 片上终端 (OCT)。
- 支持 3.3 V 电压，驱动强度高达 16 mA。
外部内存接口
在 Cyclone® V SoC 设备上，HPS 中的额外硬核内存控制器支持 DDR3、DDR2 和 LPDDR2 SDRAM 设备。
硬处理器系统 (HPS)
HPS 由双核 Arm* Cortex* -A9 MPCore* 处理器、一组丰富的外设和共享多端口 SDRAM 内存控制器组成。
