英特尔® Arria® 10 FPGA 和 SoC
20 nm 最高性能 FPGA 和 SoC1
借助公开的 OpenCore 设计,英特尔® Arria® 10 FPGA 不但在内核性能方面提高了一个速度级别,并且还提供高达 20% 的 fMAX 优势。1英特尔® Arria® 10 FPGA 和 SoC 的功耗比上一代 FPGA 和 SoC 低 40%,并且采用业界唯一的硬核浮点数字信号处理 (DSP) 模块,速度高达每秒 1.5 万亿次浮点运算 (TFLOPS)1。
基于 ARM* 的 20 纳米英特尔® Arria® 10 SoC 为中端应用提供最佳性能、能效、小外形封装和低成本。英特尔 Arria 10 SoC 采用 TSMC 20 nm 工艺技术,将双核 ARM Cortex*-A9 MPCore* 硬核处理器系统 (HPS) 与行业领先的可编程逻辑技术(包括硬化浮点数字信号处理 (DSP) 模块)相结合。英特尔 Arria 10 SoC 具有丰富的特性,包括嵌入式外设、硬化浮点精度可调数字信号处理 (DSP) 模块、嵌入式高速收发器、硬核存储控制器和协议知识产权 (IP) 控制器——都含在一个高度集成的封装中。
英特尔® Arria® 10 FPGA 和 SoC
极致性能的 20 纳米 FPGA 和 SoC FPGA1
借助公开的 OpenCores 设计,英特尔® Arria® 10 FPGA 不但在内核性能方面提高了一个速度级别,并且还提供高达 20% 的 Fmax 优势。1此外,英特尔® Arria® 10 家族提供可编程逻辑行业唯一基于 20 纳米 ARM* 的 SoC,可提供高达 1.5 GHz 的时钟频率。英特尔® Arria® 10 家族还首次在 FPGA 中提供了对浮点运算的强化支持,从而将 DSP 性能提升到新的水平。
英特尔® Arria® 10 SoC FPGA:当架构至关重要时
英特尔® Arria® 10 SoC FPGA 采用高带宽互连主干,在 FPGA 结构中集成由处理器、外设和内存接口组成的基于 ARM* 的硬核处理器系统 (HPS)。它同时实现了硬核知识产权 (IP) 的性能和低功耗特性,以及可编程逻辑的灵活性。英特尔® Arria® 10 SoC 采用 TSMC 的 20 纳米工艺技术,将双核 ARM * Cortex*-A9 MPCore* 硬核处理器系统 (HPS) 与业界领先的可编程逻辑技术(包含强化浮点数字信号处理 (DSP) 模块)结合在一起。
硬处理器系统 (HPS)
英特尔® Arria® 10 SoC 具有基于第二代双核 ARM* Cortex*-A9 MPCore* 处理器的硬核处理器系统 (HPS),速度更快、更安全,而且软件与上一代 SoC 兼容。借助英特尔® Arria® 10 SoC,您可以将 GHz 级处理器、FPGA 逻辑和数字信号处理 (DSP) 功能集成到同一个可供用户定制的片上系统中,在提高性能同时,减小电路板面积。英特尔® Arria® 10 SoC 提供迄今为止最为全面的 FPGA 逻辑密度选择。这些改进满足了下一代通信、广播,以及计算机和存储设备的性能、功耗和安全需求。
英特尔® Arria® 10 SoC 家族 HPS 特性
HPS 在英特尔® Arria® 10 SoC 系列的所有设备中通用。
处理器
双核 ARM* Cortex-A9* MPCore* 处理器,采用 ARM* CoreSight* 调试和跟踪技术。
协处理器
单精度和双精度矢量浮点单元 (VFPU)、适用于每个处理器监听控制单元 (SCU) 的 ARM* NEON* 媒体处理引擎、加速一致性端口 (ACP)。
一级高速缓存
32 KB 一级指令高速缓存,32 KB 一级数据高速缓存。
二级高速缓存
512 KB 共享二级高速缓存。
高速暂存 RAM
256 KB。
HPS DDR 内存
DDR4 和 DDR3(高达 64 位,带纠错码 (ECC))。
直接内存访问 (DMA) 控制器
8 通道直接内存访问 (DMA)。
以太网介质访问控制器 (EMAC)
3 个 10/100/1000 EMAC,集成 DMA。
USB 便携式控制器 (OTG)
两个配有集成 DMA 的 USB OTG。
UART 控制器
2 个 UART 16550(兼容)。
串行外设接口 (SPI) 控制器
4 个 SPI。
I2C 控制器
5 个 I2C。
QSPI 闪存控制器
支持 1 个 SIO、DIO、QIO SPI 闪存。
SD/SDIO/MMC 控制器
1 个带有 DMA 和 CE-ATA 支持的 eMMC 4.5。
NAND 闪存控制器
1 个 ONFI 1.0 或更高版本的 8 位和 16 位支持。
通用 I/O (GPIO)
最多 62 个软件可编程 GPIO。
定时器
7 个通用计时器,4 个看门狗计时器。
安全性
安全引导、高级加密标准 (AES) 和基于椭圆曲线数字签名算法 (ECDSA) 的认证。
收发器
英特尔® Arria® 10 FPGA 和 SoC 收发器应用
英特尔® Arria® 10 FPGA 和 SoC 收发器非常适用于:
- 远程射频头。
- Nx100G 数据传输。
- 服务器加速。
- 4K 视频处理。
- 军事雷达。
- 以及更多高带宽应用。
- 采用 20 nm 工艺技术进行开发,英特尔® Arria® 10 FPGA 和 SoC 的总串行带宽高达 3.3 Tbps 以上。英特尔® Arria® 10 GX 设备可为短距离应用提供多达 96 个 17.4 Gbps 的通道以及高达 12.5 Gbps 的背板支持。此外,英特尔® Arria® 10 GT FPGA 提供的数据速率高达 25.78 Gbps,使中端设备实现了高端带宽性能。
英特尔® Arria® 10 FPGA 和 SoC 收发器功能
英特尔® Arria® 10 FPGA 和 SoC 收发器具有多种功能,适用于处理各种链路,提供无误码链路操作,包括全功能物理介质附加 (PMA) 和硬核物理编码子层 (PCS)。此外,专用的 PCI Express® (PCIe®) 硬核知识产权 (IP) 模块提供全硬核协议堆栈,以支持 PCIe Gen1、Gen2 和 Gen3x8。下图显示了可用于实施高速串行链路的丰富功能,并描述了其优点。
特性
芯片至芯片数据速率
125 Mbps 至 17.4 Gbps(英特尔® Arria® 10 GX 设备)。
125 Mbps 至 25.78 Gbps(英特尔® Arria® 10 GT 设备)。
背板支持
以高达 12.5 Gbps 的数据速率驱动背板。
光模块支持
SFP+/SFP、XFP、CXP、QSFP/QSFP28、CFP/CFP2/CFP4。
线缆驱动支持
SFP+ 直接连接、电缆承载 PCIe*、eSATA
传输预加重
5 抽头传输预加重和去加重,可补偿系统通道损耗。
双模连续时间线性均衡器 (CTLE)
高增益和高数据速率模式接收器线性均衡,可补偿系统通道损耗。
判决反馈均衡器 (DFE)
11 个固定抽头 DFE 可在存在串扰和嘈杂的环境中均衡背板通道损失。
可变增益放大器 (VGA)
宽带放大器,最大限度扩大了输入动态范围。
Altera® 数字自适应参数调整 (ADAPT)
自动调整所有链路均衡参数(包括 CTLE、DFE 和 VGA 模块)的所有数字自适应引擎提供了最优链路余量,而且不会影响用户逻辑。
高精度信号完整性校准引擎 (PreSICE)
增强校准控制器在上电时可迅速校准所有收发器校准参数,提高了信号完整性。
ATX 发送锁相环 (PLL)
具有连续调整范围的超低抖动 LC(电感电容)发送 PLL,可覆盖多种标准和专有协议。
时钟复用 PLL (CMU PLL)
适用于多速率应用的基于环形振荡器的传送时钟源。
分段式 PLL (fPLL)
片上分段式频率合成器,替代了板上晶体振荡器,并降低了系统成本。
数字辅助混合时钟数据恢复 (CDR)
优异的抖动容限,可快速锁定且具有独立通道 PLL。
DSP 模块模式
三种可用的 DSP 模式如下:
- 浮点模式。
- 标准精度模式。
- 高精度模式。
英特尔® Arria 10 FPGA 和 SoC 中的硬核浮点处理
在英特尔® Arria® 10 设备中,英特尔通过支持硬核浮点运算符增强了精度可调 DSP 模块。英特尔® Arria® 10 FPGA 和 SoC 精度可调 DSP 模块引入了新的浮点模式,浮点性能实现了突破,高达 1.5 TeraFLOP。
英特尔® Arria® 10 FPGA 和 SoC 中实现 IEEE 754 单精度硬核浮点 DSP(数字信号处理)模块架构创新,通过数字系统设计中的生产效率优势,处理速率高达 1.5 TFLOPS(每秒万亿次浮点运算),进一步实现高达 40 GFLOPS(每秒十亿次浮点运算)的能效性能。
借助可用于英特尔® Arria® 10 DSP 模块的三种模式(标准精度固定点、高精度固定点和单精度浮点),设计人员可以实施需要从固定点到符合 IEEE 754 标准的双精度浮点运算的各种算法。硬核浮点处理支持设计人员实施性能和能效类似于固定点的浮点算法。实现该目的不会影响能效、存储区或密度,也不会损害固定点特性或功能。
英特尔® Arria® 10 FPGA 和 SoC 对于工业、无线系统、计算密集型应用(例如高性能计算、机器学习、高精度雷达和数据中心加速应用)来说,是极具优势的解决方案。
浮点模式
浮点模式的单个 DSP 模块提供一个 IEEE 754 单精度浮点乘法器和一个 IEEE 754 单精度加法器,从而提供市场中任何 FPGA 上最高的浮点性能。这些浮点运算符允许浮点设计类似于传统固定点的设计,并且不需要增加成本就可为 FPGA 设计人员提供浮点的优势。另外,设计人员能够保持在浮点,从而消除了可能需要几个月才能完成的将算法转换为定点并验证准确性的工作。
浮点模式可提供:
- 在每个 DSP 模块中提供一个 IEEE 754 单精度乘法器和一个 IEEE 754 单精度加法器。
- 支持浮点运算,例如:AxB、A+C、A-C、AxB+C、AxB-C、Acc=AxB+Acc。
- 矢量运算,以支持卷积、点积以及其它线性代数函数。
- 使用快速傅里叶变换 (FFT) 的复杂乘法。
除了浮点功能之外,新的精度可调模块还包含:
- 内部流水线寄存器,以实现更快的 fMAX 和更低的功耗。
- 108 路输入,74 路输出。
- 18x19 乘法模式,支持预加器使用两路 18 位输入。
- 可选第二个累加器(反馈寄存器),用于复数串行滤波。
- 两个 18x19 独立乘法器。
- 内置 18 位或 28 位系数寄存器组,带或不带预加法器功能。
级联总线
所有 DSP 模块模式都具备 64 位累加器,并且每个精度可调 DSP 模块都随附 64 位级联总线。通过使用专用总线级联多个模块,级联总线允许实施更高精度的信号处理。
精度可靠 DSP 架构保持了向后兼容性。它可以高效支持现有的 18 位 DSP 应用,例如高清视频处理、数字上变频或下变频,以及多速率滤波。
帮助加快设计人员工作效率的整套工具包括基于模型、C 语言和 HDL/IP 的设计输入。
- 面向英特尔® FPGA 的 DSP Builder(基于 Simulink)
- 面向 OpenCL™ 的英特尔 FPGA SDK(基于 C 语言)
- 英特尔® Quartus® Prime(基于 HDL/IP 语言)
需要更高的浮点性能?英特尔® Arria® 10 设计提供无缝的设计和迁移到 Stratix 10 设备(可提供高达 10 TFLOPS 性能)的设备迁移路径。如欲了解更多信息,请联系您的本地销售代表。
更多资源
了解关于英特尔® FPGA 设备的更多详情,例如开发板、知识产权和支持等。
产品和性能信息
测试考评特定系统上具体测试中的组件性能。硬件、软件或配置的任何不同都可能影响实际性能。考虑购买时,请查阅其他信息来源以评估性能。有关性能和基准测试结果的更完整信息,请访问 www.intel.cn/content/www/cn/zh/benchmarks/benchmark.html。
英特尔® 技术的特性和优势取决于系统配置,并可能需要支持的硬件、软件,或服务激活。随着系统配置的变化,性能也会发生变化。没有任何计算机系统能保证绝对安全。请向系统制造商或零售商查询,或访问 http://www.intel.cn 了解更多信息。