仅对英特尔可见 — GUID： sss1424671317650
Ixiasoft
1. Intel® FPGA高级SEU检测IP用户指南
| 所作的更新针对于: |
|---|
| Intel® Quartus® Prime设计套件 17.1 |
| 本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考英文版本以获取最新信息。 |
Intel® FPGA高级SEU检测IP用户指南使您能够进行如下操作：
- 层次标记 — 相对于单粒子翻转(SEU)，支持您对设计层次每一部分的关键性进行介绍。可在设计阶段执行层次标记。
- 敏感度处理 — 确定通过错误检测循环冗余校验(EDCRC)硬核IP检测并定位的SEU的关键性。该功能包括片上和片外敏感度处理。该系统在运行时执行敏感度处理。
| 功能 | 支持的器件 |
|---|---|
| 层次标记和敏感度处理 | Intel® Arria® 10、 Intel® Cyclone® 10 GX、 Stratix® V、 Arria® V和 Cyclone® V。 |
| 敏感度处理 | Stratix® IV、 Arria® II GX和 Arria® II GZ。 |
通过 Intel® Quartus® Prime软件中的IP Catalog和参数编辑器可以选择和配置 Intel® FPGA高级SEU检测IP核。
Intel® FPGA高级SEU检测IP核必须与 Intel® FPGA EMR Unloader IP core一起使用。 Intel® FPGA EMR Unloader IP core在检测到EDCRC错误时会提供错误信息寄存器(EMR)内容。将 Intel® FPGA EMR Unloader IP实例中的emr、emr_valid和emr_error信号连接到 Intel® FPGA高级SEU检测IP实例相应的输入上。