仅对英特尔可见 — GUID： nik1412473905263
Ixiasoft
1. PCI Express高性能参考设计
| 所作的更新针对于: |
|---|
| 本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考英文版本以获取最新信息。 |
PCI Express高性能参考设计强调Altera’s PCI Express®产品性能。本设计包括FPGA中PCIe端点，内部存储器与系统存储器间数据传输的高性能链式直接存储通路（DMA）。本参考设计也包括基于Windows的软件应用以设置DMA传输。该软件还用以测量和显示已进行完的传输。通过本参考设计，可评估以下器件中PCI Express协议的性能。
- Arria II GX
- Arria V
- Arria 10
- Cyclone IV GX
- Cyclone V
- Stratix IV GX
- Stratix V
Altera提供的IP编译器可用于硬核IP和软核IP实现中的PCI Express IP内核，以及Arria V，Arria 10，Cyclone V，和Stratix V 硬核IP。硬核IP实现可用作根端口或端点。根据所用器件，选择硬核IP实现由PCI Express基础规范1.1, 2.0, 或是3.0 编译。软核IP实现仅可用作端点，并由PCI Express基础规范1.0a 或1.1编译。