介绍
通过协议配置 （CvP） 是 英特尔® Stratix® 10 设备系列支持的配置方案。CvP 配置方案对外设逻辑和内核逻辑创建单独的映像。您可以将外设映像存储在本地配置设备中，将核心映像存储在主机内存中，这样可降低系统成本并提高专有内核映像的安全性。CvP 通过 PCI Express* （PCIe*） 链路配置 英特尔 FPGA 架构，仅适用于端点变体。本文档介绍了 英特尔 Stratix 10 设备家族的 CvP 配置方案。CvP 配置方案通过 PCIe* 链路以内核架构配置为目标，这意味着即使您使用 10 SoC 设备FPGA它也仅支持配置优先英特尔 Stratix模式。
IP 内核
(14)
| IP 内核 | IP 内核类别 |
|---|---|
| MM Interconnect | QsysInterconnect |
| Memory-Mapped Demultiplexer | QsysInterconnect |
| Memory-Mapped Router | QsysInterconnect |
| Avalon-MM Master Agent | QsysInterconnect |
| Memory-Mapped Multiplexer | QsysInterconnect |
| Avalon-MM Slave Agent | QsysInterconnect |
| Avalon-MM Master Translator | QsysInterconnect |
| Memory-Mapped Burst Adapter | QsysInterconnect |
| Avalon-ST Single Clock FIFO | QsysInterconnect |
| Avalon-MM Slave Translator | QsysInterconnect |
| On-Chip Memory (RAM or ROM) | OnChipMemory |
| Reset Controller | QsysInterconnect |
| Altera IOPLL | ClocksPLLsResets |
| Top level generated instrumentation fabric | Debug & Performance |
详细说明
在 Quartus Prime 软件 GUI（14.1 及更高版本）中准备设计模板
注意：下载设计示例后，必须准备设计模板。您下载的文件为 <project>.par 文件，其中包含设计文件的压缩版本（类似于 .qar 文件）和描述项目的元数据。这些信息的组合构成了一个<项目>.par文件。在版本 16.0 或更高版本中，您只需双击 <project>.par 文件，Quartus 就会启动该项目。
显示项目模板的第二种方法是通过新建项目向导（文件 -> 新建项目向导）。在第一个面板上输入项目名称和文件夹后，第二个面板将要求您指定空项目或项目模板。选择项目模板。您将看到您之前已加载的设计模板项目列表以及包含各种开发套件的引脚分配和设置的各种“基准引脚分配设计”。如果在列表中没有看到您的设计模板，请单击下面圈出的 安装设计模板 的链接：
浏览至您下载的 <project>.par 文件，单击 Next（下一步），然后单击 Finish，您的设计模板将安装并显示在 Quartus 的 Project Navigator 窗格中。
注意：将设计作为设计模板存储在设计商店中时，之前已针对所述版本的 Quartus 软件进行了回归测试。回归可确保设计模板通过 Quartus 设计流程中的分析/合成/适配/装配步骤。
在 Quartus Prime 软件命令行中准备设计模板
在命令行中，键入以下命令：
quartus_sh --platform_install -package <project directory>/<project>.par
该过程完成后，键入：
quartus_sh --platform -name <project>
注意：
* ACDS 版本：19.3.0 专业版