PCI* Express (PCIE) IP 内核资源中心
英特尔® FPGA 为 PCI Express MegaCore 功能提供丰富全面的文档和支持，帮助您快速轻松地开发和调试 PCI Express (PCIe) 应用。
文献
- PCI Express
- 面向 PCI Express 的 Arria® V GZ 硬核 IP 用户指南
- 面向 PCI Express 的 Arria® V 硬核 IP 用户指南
- 面向 PCI Express 的 Cyclone® V 硬核 IP 用户指南
- 面向 PCI Express 的 Stratix® V 硬核 IP 用户指南
- IP Compiler for PCI Express 用户指南 （Arria® II GX 和 GZ、Cyclone® IV GX 和 Stratix® IV GX）
- MegaCore IP 库版本说明
- 知识产权版本说明存档
- 面向 PCI Express 的低成本FPGA解决方案实施白皮书
应用说明
- AN 431：PCI Express 到外部内存参考设计 （Arria® GX 和 Stratix® II FPGAs）
- AN 443：PCI Express MegaCore 功能中的外部 PHY 支持
- AN 456：PCI Express 高性能参考设计 （Stratix IV GX、Stratix II GX 和 Arria GX FPGAs）
- AN 532：带 GUI 界面的 SOPC Builder PCI Express 设计
英特尔 FPGA 知识数据库
知识数据库提供支持解决方案、常见问题解答以及有关 PCI Express MegaCore 功能已知问题的信息。
查看被频繁浏览的解决方案：
- 在 Stratix IV GX 设备中启用 PCI Express 硬 IP 模块后，是否可以在收发器模块中使用所有其他收发器通道？
- 是否可以将 PCI Express 硬 IP 与外部 PHY 配合使用？
- PCI Express 编译器用户指南版本 9.0：已知问题
- 在 Stratix IV GX 设备中模拟 PCI Express (PIPE) x8 配置时，为什么 coreclkout [1] 端口始终处于逻辑低电平？
查找有关 PCI Express MegaCore 功能的其他解决方案。