时域有限脉冲响应 (FIR) 滤波器

建议用于:

  • 设备:Stratix® V

  • Quartus®:v17.1

author-image

作者

此示例包含一个基于 HPEC 挑战基准测试套件的优化时域有限脉冲响应 (FIR) 滤波器内核。通过使用移位寄存器来最大化数据重用,可以在 FPGA 上有效地实施 FIR 滤波器。此示例演示了如何用开放计算语言 (OpenCLTM) 有效地描述 FIR 滤波器,该语言是使用滑动窗口的应用程序类的一部分。此示例中实施的具体计算是一个 128 抽头复杂单精度浮点时域 FIR 滤波器。

FIR 滤波器性能

特性

  • 高效的 1D 滑动窗口缓冲区
  • 一个工作项目内核
  • 详细的优化指南(参见下载部分)
  • 第三方基准测试

下载

该设计示例提供 OpenCL 设备 (.cl) 和主机应用程序的源代码。为了编译主机应用程序,Linux* 包包含一个 Makefile,Windows 包包含一个 Microsoft Visual Studio 2010 项目。

本示例提供以下下载:

该设计的使用受硬件参考设计许可协议中条款和条件的管理和约束。

软件和硬件要求

此设计示例需要以下工具:

  • 英特尔® FPGA 软件 17.1 或更高版本
  • 英特尔 FPGA SDK for OpenCL™ v17.1 或更高版本
  • Linux:GNU Make 和 gcc
  • Windows:Microsoft Visual Studio 2010

要下载英特尔设计工具,请访问 OpenCL 下载页面。对底层操作系统的要求与英特尔 FPGA SDK for OpenCL 的要求相同。

OpenCL 和 OpenCL 标识是苹果公司的商标,需获得 Khronos 的许可方能使用。

*产品基于已发布的 Khronos 规范,并已通过 Khronos 一致性测试流程。最新的一致性状态信息可以在 www.khronos.org/conformance 上找到。