此示例介绍了主机管道的使用。它们用于 FPGA 上运行的内核与主机代码之间的直接通信。通信通过 PCIe* 总线完成，而不是通过 DDR。
特性
- 基本 OpenCL API
- 用于映射/取消映射传输的主机管道 API
- OpenCL™ 事件和事件分析
下载
该设计示例提供 OpenCL 设备 (.cl) 和主机应用程序的源代码。为了编译主机应用程序，Linux* 包包含一个 Makefile，Windows 包包含一个 Microsoft Visual Studio 2010 项目。
本示例提供以下下载：
该设计的使用受硬件参考设计许可协议中条款和条件的管理和约束。
软件和硬件要求
此设计示例需要以下工具：
- 英特尔® FPGA 软件 17.1 或更高版本
- 英特尔® FPGA SDK for OpenCL 17.1 或更高版本
- Linux：GNU Make 和 gcc
- Windows：Microsoft Visual Studio 2010
- 英特尔® Arria® 10 PCIe Gen3x8，目标设备为 a10gx_hostch
要下载英特尔设计工具，请访问 OpenCL 下载页面。对底层操作系统的要求与英特尔 FPGA SDK for OpenCL 的要求相同。
OpenCL 和 OpenCL 标识是苹果公司的商标，需获得 Khronos 的许可方能使用。
*产品基于已发布的 Khronos 规范，并已通过 Khronos 一致性测试流程。最新的一致性状态信息可以在 www.khronos.org/conformance 上找到。