三倍速以太网设计示例

建议用于：

  • 设备：Stratix® IV

  • 设备：Cyclone®II

  • Quartus®：v13.0 - v14.1

author-image

作者

本设计实例由硬件和软件组成。硬件部分由 Nios® II/f 内核组成，复位向量指向闪存，异常向量指向 DDR3 存储器。硬件系统还包括三倍速以太网 MAC 和一个用于发射和接收的分散集中直接内存访问内核 (PDF)。

您可以使用三倍速以太网设计来评估三倍速以太网媒体访问控制 (MAC) 或将其用作您自己的以太网系统设计的起点。此设计支持以下英特尔® FPGA 开发套件：

硬件设计规格

  • 带有 JTAG 调试模块的 Nios® II/f 内核
  • DDR3 SDRAM控制器
  • 通用闪存接口 (CFI) 闪存接口
  • 三倍速以太网 MAC
  • JTAG UART
  • 系统计时器
  • 高分辨率计时器
  • 性能控制器
  • LED 并行 I/O (PIO)
  • 按钮 PIO
  • 系统 ID 外设
  • TX/RX SGDMA
  • 片上内存

使用此设计示例

此设计的使用受英特尔® 设计示例许可协议中条款和条件的管理和约束。

在下方下载适合您的套件的 zip 文件。

Stratix IV：

Cyclone III：

注意： Cyclone® III 设备系列在 ACDS 14.0 及更高版本中不受支持。