此设计示例展示了在包含 Nios II 处理器的设计中使用紧耦合存储器。通过启用处理器紧耦合内存主机，Nios II 处理器可以获得对性能关键应用的片上内存的保证固定低延迟访问。此设计适用于以下英特尔® FPGA 开发套件：
- Nios II 嵌入式评估套件，Cyclone® III 版
- 嵌入式系统开发套件，Cyclone III 版
- Stratix ® IV GX FPGA 开发套件
使用此设计示例
- Nios II 处理器与紧耦合存储器使用教程描述了创建使用紧耦合存储器的 Nios II 系统的详细说明。
- tcm.zip 包含运行文档中所述设计所需的 C 文件。
- Nios II 以太网标准设计示例提供了设计运行所在的硬件平台。
此设计的使用受英特尔® 设计示例许可协议中条款和条件的管理和约束。
硬件要求
- 带有紧耦合主机的 Nios II 内核
- 片上内存
- DDRx SDRAM 控制器
- JTAG UART
- 系统计时器
- 高分辨率计时器
- 性能控制器
- LED 并行 I/O (PIO)
- 系统识别 (ID) 外设