Nios® II 低功率设计示例

这个低功耗设计示例展示了如何使用 Nios II C 到硬件 (C2H) 加速编译器来帮助降低基于 FPGA 的嵌入式设计中的动态功耗。该示例使用不同数量的硬件加速器计算 Mandelbrot 分形模式，以测量对功耗和总系统吞吐量的影响。

该设计示例在经济实惠的 Cyclone® III FPGA 入门套件上运行。

该示例包括三个独立的设计。每个设计代表不同级别的硬件加速：

• 无硬件加速器
• 一个硬件加速器
• 五个硬件加速器

所有三个示例都会依次更改处理器和加速器的时钟频率，以便可以测量和比较每种配置的功率。

此示例表明，通过在设计中添加硬件加速器，您可以显著降低系统的时钟频率。这降低了动态功耗，同时保持了所需的性能水平。表 1 显示了针对三种样本配置测得的动态功率。

注意：

1. 动态功耗定义为总功耗减去静态功耗（未应用时钟时测得的功耗）
2. Fps = 每秒帧数
3. mWs = 毫瓦秒

在五加速器系统中，每个加速器自主运行，一次处理一条水平线。当加速器处理完图像的一行时，会获取下一个可用的行，并开始处理。硬件互斥体用于防止多个加速器获取同一行。

运行示例

要下载并运行 Nios II 低功耗设计示例，请执行以下步骤：

1. 下载 .zip 文件，里面包含了 Nios II 低功耗设计示例。
2. 将下载的 .zip 文件提取到您电脑的工作目录中。
3. 将电源和 USB 电缆连接到您的 Cyclone III 入门套件，并将 USB 电缆的另一端连接到您计算机的一个 USB 连接器。打开开发板的电源。
4. 打开 Nios II 命令窗口并更改到您提取 .zip 文件的目录。
5. 更改到目录 "c3_power_c2h_0_accel/software_examples/app/accel_0_test"
6. 键入命令“./create_this_app”以创建和构建软件项目。
7. 输入命令“nios2-configure-sof ../../../c3_power_proj.sof”以配置 Cyclone III 入门套件板上的 65-nm FPGA。
8. 键入命令“nios2-terminal”以打开终端会话。
9. 键入命令“make download-elf”以在 Nios II 处理器上下载并运行该软件。

该设计的使用受英特尔® 设计示例许可协议中条款和条件的管理和约束。

这将仅运行 Nios II（无加速器）设计。要运行 Nios II plus 1 加速器和 Nios II plus 5 加速器设计，请重复步骤 5-9，将步骤 5 中的路径分别替换为“c3_power_c2h_1_accel”和“c3_power_c2h_5_accel”。

该开发板现在将其时钟频率信息和 Mandelbrot 性能测量结果打印到终端会话。您可以通过测量开发板上电流检测电阻两端的电压来测量 FPGA 内核的总功耗。

有关准确测量和计算 FPGA 内核功耗的完整说明，请参阅 Cyclone III FPGA 入门套件用户指南。

相关链接

• Cyclone III 设备资料 ›
• FPGA 电源管理和建模技术 ›
• 在 65-nm Cyclone III FPGA 中实现低功耗 ›