文章 ID: 000099542 内容类型: 故障排除 上次审核日期: 2025 年 06 月 19 日

为什么采用 PAM4 调制的 F-tile Serial Lite IV IP 设计在仿真过程中无法实现链路连接?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Pro Edition 软件 24.2 及更早版本中存在一个问题,您可能会发现带有 PAM4 调制的 F-tile Serial Lite IV 英特尔 FPGA IP设计无法在仿真中获得 rx_link_up 。这是因为未断言 rx_cdr_lock ,从而导致rx_pcs_ready未断言。该故障是由于误解了AIB主机和从机,在软复位控制器中的串行数据中引入了纠偏错误。

解决方法

没有可用的解决方法。

  • 该问题仅存在于模拟中,不会影响硬件测试结果。
  • 重新运行模拟时,此问题可能会消失。这是因为模拟器可能支持随机种子生成,并且某些种子不会遇到此故障。

从 Quartus® Prime Pro Edition 软件版本 24.3.1 开始,该问题已修复。

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。