文章 ID: 000099412 内容类型: 故障排除 上次审核日期: 2025 年 06 月 16 日

为什么在启用自动协商和链路训练 (AN/LT) 的情况下,如果 F-Tile 以太网 FPGA 硬核 IP 会出现模拟错误“wr_data是 X”?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Pro Edition 软件 24.1 和 24.2 版本存在一个问题,在对启用了自动协商和链路训练 (AN/LT) 的 F-Tile 以太网 FPGA 硬 IP 进行仿真时,您可能会看到错误 “wr_data is X”。运行仿真时,具有“仅 MII PCS”客户端接口示例设计的 25GE-1 变体会发生此错误。

解决方法

要变通解决此问题,请执行以下步骤:

  1. ) 导航到 <your_design_path>/example_testbench 文件夹
  2. ) 打开“basic_avl_tb_top.sv”测试平台文件
  3. ) 为“i_reconfig_reset”的取消断言增加 ~20us 延迟,如下所示
  4. ) 按照《设计示例用户指南》中的说明运行仿真。

从 Quartus® Prime 专业版软件版本 24.3 开始,该问题已修复。

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。