如下表所示，Quartus® Prime 专业版软件 24.2 版为 Agilex™ 5 IP 或功能提供有限的硬件支持。此外，设备的设备型号、比特流和固件尚未最终确定。
影响 Agilex™ 5 特定功能的已知问题可参阅 Agilex 5 知识库文章搜索。
|
设备特性/IP |
24.2 版硬件中未验证的 IP/功能 | |
|
收发器 |
GTS PMA/FEC 直接 PHY FPGA IP |
PCS 直接模式 |
|
GTS 复位定序器 FPGA IP | ||
|
GTS 系统 PLL 时钟 FPGA IP | ||
|
GTS 收发器工具套件 |
FEC 选项 | |
|
以太网 |
GTS 以太网FPGA硬核 IP |
同步、MAC 功能 （SFC、PFC、CRC）、手动适配 |
|
ED* 中的客户端环回 | ||
|
低延迟 40G 以太网 FPGA IP |
SyncE、MAC 功能 （SFC、PFC、CRC）。 | |
|
三速以太网 FPGA IP |
MII/GMII 环回、RGMII 接口、流量控制、使用 32 位对齐数据包标头 | |
|
以太网工具套件 |
无 PTP 的多实例 | |
|
带 PTP 的外部环回 | ||
|
PCIe |
面向 PCI Express 的 GTS AXI Streaming FPGA IP |
示例设计，PTM |
|
因特拉肯 |
GTS Interlaken FPGA IP |
IP 未在硬件中验证 |
|
JESD204 |
JESD204C GTS FPGA IP |
IP 未在硬件中验证 |
|
叶铁矿 |
面向并行接口的 PHY Lite FPGA IP |
IP 未在硬件中验证 |
|
HPS |
处理器和外设 | |
|
视频 |
DisplayPort FPGA IO |
IP 未在硬件中验证 |
|
GTS DisplayPort Phy Altera FPGA IP |
IP 未在硬件中验证 | |
|
GTS HDMI FPGA IP |
IP 未在硬件中验证 | |
|
处理器和外设 GTS SDI II FPGA IP |
IP 未在硬件中验证 | |