文章 ID: 000099078 内容类型: 故障排除 上次审核日期: 2024 年 11 月 18 日

为什么在分析和合成之后,Quartus® Pin Planner 无法识别我的输出引脚?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Pro Edition 软件 23.3 版及更高版本存在问题,经过分析和综合后,Pin Planner 无法识别 Verilog HDL 中没有布线分配的输出信号。在早期版本的 Quartus® Prime 专业版软件中,不需要线路分配。

解决方法

该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。

相关产品

本文适用于 2 产品

英特尔® Cyclone® 10 GX FPGA
英特尔® Arria® 10 GX FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。