文章 ID: 000098794 内容类型: 故障排除 上次审核日期: 2025 年 06 月 13 日

为什么在面向 PCI Express* 的 GTS AXI 流传输 IP 的 VHDL 模拟中标记“[VITAL_NO_PORT_ON_TGEN] 缺失端口关联”警告？

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

出现该警告消息的原因是使用了通用时序信号“tpd_datainglitch_dataout”，但没有端口驱动该信号。

在模拟过程中可以放心地忽略此警告。

解决方法

该问题将在 Quartus® Prime Pro Edition 软件的未来版本中修复。

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。