说明
由于当前的规范，DCFIFO IP 在使用 ACLR 信号复位期间可能会输出意外的控制信号。例如，在重置 DCFIFO IP 之前，当 rdempty 信号指示空右边为高电平时，rdempty 可能会在重置过程中异步输出低电平片刻，然后又回到高电平。
正如注释 22 和 24 在 1.7 中所说。FIFO IP 的 FIFO 同步清除和异步清除效果 用户指南，即使 ACLR 信号与写入时钟或读取时钟同步，置位 ACLR 信号仍然异步影响所有状态标记。status 标记表示 empty、wrempty、rdempty、full、wrfull、rdfull、usedw、wrusedw 和 rdusedw。由于这些信号是从组合逻辑输出的，因此重置 IP 可能会导致这些信号出现毛刺。在重置操作期间，连接到 DCFIFO 的用户逻辑可能会收到意外状态。
解决方法
设计连接到 DCFIFO IP 的用户逻辑，考虑 DCFIFO 在重置期间异步输出意外状态信号的情况。
例如，您可以在状态信号中添加寄存器，并在重置操作期间重置寄存器以避免收到意外状态。