说明
仿真中的简化 IP 核模型（仅支持 24 G，非 FEC）选项支持：
- 系统PLL频率：805.664062 MHz
- 未选择“启用时钟输出”
- PMA 参考频率：184.32MHz
- 选择设计：单个 IP 核实例
由于 Quartus® Prime Pro Edition 软件 23.4 及更早版本存在问题，选择仿真中的简化 IP 内核模型（仅支持 24G 非 FEC）选项时列出的其他配置将通过 IP 示例设计生成而不会出错，但是 Quartus® 编译将失败，并显示错误指向所列项的非法配置。
解决方法
从 Quartus® Prime Pro Edition 软件版本 24.1 开始，该问题已修复。