说明
由于 Quartus® Prime Pro Edition 软件 24.1 及更早版本存在一个问题，当使用 Stratix® 10 FPGA 设备时，IO 库使用情况表明，包含差分 SSTL/HSTL 输入但没有单端 SSTL/HSTL 输入的存储体需要 VREF。
解决方法
差分 SSTL/HSTL 输入不需要外部 VREF，因此对于具有差分 SSTL/HSTL 输入且没有单端 SSTL/HSTL 输入的存储体，您可以忽略这一点。
从 Quartus® Prime 专业版软件版本 24.3 开始，该问题已修复。