文章 ID: 000098637 内容类型: 故障排除 上次审核日期: 2024 年 06 月 27 日

对 PCI Express* 使用 R-Tile Avalon® Streaming FPGA IP 时为何会出现出站损坏的 TLP?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime Pro Edition 软件 23.4 及更早版本存在一个问题,在 PCI Express* 的 R-Tile Avalon® Streaming FPGA IP 中禁用 PCIe 标头格式 选项时,您可能会观察到出站损坏的 TLP。

    解决方法

    该问题计划在 Quartus® Prime Pro Edition 软件版本 24.3 中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。