为什么在 Agilex™ 5 设计上，HPS GMII 到 RGMII 适配器 FPGA IP 输出始终保持在 0？

由于 Quartus® Prime Pro Edition 软件版本 24.1 存在一个问题，HPS GMII 转 RGMII 适配器 FPGA IP 无法用于针对 Agilex™ 5 的设计。

您可能会观察到 HPS GMII 到 RGMII 适配器FPGA IP 输出始终粘在 0 和/或 PHY 未从 IO 接收到任何数据包FPGA。当 HPS XGMAC 使用 HPS GMII 到 RGMII 适配器 FPGA IP 路由到 FPGA IO 时，会出现此问题。

对于 Quartus® Prime Pro Edition 软件版本 24.1，可提供修复该问题的补丁程序。通过以下链接下载并安装 0.19 补丁：

• Quartus™ Prime Pro Edition 软件 v24.1 面向 Windows （.exe） 的 0.19 补丁
• Quartus™ Prime 专业版软件 v24.1 面向 Linux 的 0.19 补丁 （.run）
• Quartus™ Prime Pro Edition 软件 v24.1 补丁 0.19 （.txt） 的自述文件

这些补丁将使 HPS GMII 至 RGMII 适配器 FPGA IP 以 10Mbps/100Mbps 链路速率执行基本网络传输。此修补程序不支持 1Gbps 速度。
此外，对于 Linux 操作系统，您必须修改 <linux-socfpga folder>/arch/arm64/boot/dts/intel/socfpga_agilex5_socdk.dts> 中的 Linux 设备树描述，以便将 mac-mode 指定为与FPGA IO 引脚一起使用的 EMAC 实例的“gmii”。在下面的示例中，选择 HPS gmac1 作为路由到 FPGA IO：

&gmac1 {
状态 = “正常”;
PHY 模式 = “RGMII-ID”;
MAC 模式 = “GMII”;
PHY 手柄 = <&emac1_phy0>;

最大帧大小 = <9000>;

mdio0 {
#address 细胞 = <1>;
#size 细胞 = <0>;
兼容 = “SNPS，DWMAC-MDIO”;
emac1_phy0：以太网phy@0 {
注册 = <0>;
};
};
};

该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。

嵌入式外设 IP 用户指南
针对 Quartus® Prime 设计套件进行了更新：24.1
出版内容 ID： 683130

第 1 章：HPS GMII 至 RGMII 适配器 英特尔 FPGA IP