文章 ID: 000098513 内容类型: 故障排除 上次审核日期: 2024 年 06 月 19 日

将 R-Tile 多通道 DMA FPGA IP 用于 PCI Express* 时d2h_tx_st_ready为什么信号会粘低?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用 R-Tile 多通道 DMA FPGA IP 时,由于 Quartus® Prime Pro Edition 软件 22.4 及更早版本存在问题,您可能会 d2h_tx_st_ready 遇到信号卡住低故障,且无法通过队列重置修复该问题。

    解决方法

    从 英特尔® Quartus® Prime 专业版软件版本 23.4 开始,此问题已修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。