说明
由于 Agilex™ 7 F-tile 以太网硬 IP 25G 变体中出现意外行为， o_clk_rec_diV 和 o_clk_revc_div64 之间存在频率不匹配。因此，您将观察到一个时钟 cyreset 序列的链路丢失，在 Agilex™ F-Tile 以太网硬 IP 25G 变体中 o_rx_pcs_ready 之前。
解决方法
从 Quartus® Prime 专业版软件版本 24.2 开始，该问题已修复。