文章 ID: 000098475 内容类型: 错误讯息 上次审核日期: 2024 年 03 月 29 日

使用 Agilex™ 7 F 系列和 I 系列的 IOPLL 级联时,为什么将上游 IOPLL 与下游 IOPLL 相距两个库放置时会看到错误?

环境

    IOPLL 英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

使用 Agilex™ 7 F 系列和 I 系列的 IOPLL 级联时,将上游 IOPLL 放置在远离下游 IOPLL 的两个 IO 子组时,Quartus® Prime 专业版软件将发出以下错误:

错误 (14566):由于与现有约束 (1 IOPLL) 冲突,拟合器无法放置 1 个外围组件。

修复子消息中描述的错误,然后重新运行 Fitter。

FPGA 知识数据库可能包含有关解决此外设放置故障的文章。查看错误,然后访问位于 https://www.intel.com/content/www/cn/zh/support/programmable/kdb-filter.html 的知识数据库并搜索此特定的错误消息编号。

解决方法

依靠 Quartus® Prime Pro Edition 软件来验证任何已实施的方案。

相关产品

本文适用于 2 产品

英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA
英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。