说明
由于 Quartus® Prime Standard Edition 软件 23.1 及更早版本存在一个问题，您可能会在分析和综合阶段看到此内部错误。如果项目已转义名称（如“reg [7：0] \ xxx_reg[0];”），则可能会发生此内部错误
解决方法
要变通解决此问题，请不要在 Verilog HDL 或 VHDL 文件中使用转义名称。