说明
由于 Quartus® Prime Pro Edition 软件 23.4 版存在一个问题，您可能会在从 IO Cell 中的寄存器到内核中的寄存器的路径上看到较大的时序违规。出现该问题的原因是该工具低估了外设和核心之间的延迟。
此问题仅出现在面向 Agilex™ 5 FPGA 设备的设计中。
解决方法
要变通解决此问题，请使用逻辑锁区域来约束靠近 IO 单元的内核寄存器。其他解决方案是使用时序过度约束或增加装配工的工作量。
该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。