文章 ID: 000098201 内容类型: 故障排除 上次审核日期: 2024 年 11 月 22 日

使用 SIEMENS* QuestaSim* 时,2D-FIR II(4K 就绪)FPGA IP 核为何会在仿真中的两个输出样本之间返回意外数据?

环境

    英特尔® Quartus® Prime 设计软件
    2D-FIR II(4K 就绪)英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 SIEMENS* QuestaSim* 的 2D-FIR II(4K 就绪)FPGA IP 仿真文件的加密问题,在仿真 2D-FIR II(4K 就绪)FPGA IP 时,将在两个连续的输出数据之间看到未知数据。

此问题不会影响硬件中的操作。

解决方法

此模拟问题没有变通办法。

该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。

相关产品

本文适用于 11 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA
Arria® II FPGA
Arria® V FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
Cyclone® IV FPGA
Cyclone® V FPGA 和 SoC FPGA
英特尔® Cyclone® 10 FPGA
英特尔® MAX® 10 FPGA
英特尔® Stratix® 10 FPGA 和 SoC FPGA
Stratix® IV FPGA
Stratix® V FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。