文章 ID: 000097864 内容类型: 故障排除 上次审核日期: 2024 年 02 月 20 日

当 OSC_CLK_1 用作配置时钟源时,为何Intel Agilex® 7 F-Tile 设备tx_pll_locked信号无法置位?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 英特尔® Quartus® Programmer 版本 23.3 中存在一个问题,当 OSC_CLK_1 用作配置时钟源时,Intel Agilex® 7 F-Tile 设备tx_pll_locked信号无法置位。

解决方法

要在 英特尔® Quartus® Prime 专业版软件版本 23.3 中解决此问题,请安装以下修补程序:

此问题已在 英特尔® Quartus® Prime 专业版软件版本 23.4 中修复。

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。