文章 ID: 000097667 内容类型: 故障排除 上次审核日期: 2025 年 06 月 25 日

为什么我有时会在 Agilex™ 7 FPGA 设备的 U-Boot/Linux 中看到来自 HPS FPGA配置失败?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

由于 Quartus® Prime 专业版软件中的一个已知问题,如果 HPS IO 存储体或 HPS EMIF IO 存储体上的 IO 分配更新,第 1 阶段比特流的 HPS IO 哈希可能会更改。这可能会导致用于从 U-Boot/Linux 加载的第 2 阶段比特流与第 1 阶段比特流不兼容,从而导致在 HPS 配置FPGA时出错。

解决方法

Altera 建议锁定 HPS IO 和 HPS EMIF IO,以避免出现不需要的第 1 阶段和第 2 阶段比特流不兼容问题。此问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。