文章 ID: 000097636 内容类型: 故障排除 上次审核日期: 2023 年 12 月 11 日

使用 F-Tile IP 时,为什么我会在 Cadence Xcelium* 模拟器上看到细化错误Intel Agilex® 7?

环境

    英特尔® Quartus® Prime Pro Edition
    接口
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔® Quartus® Prime 专业版软件 23.4 版存在一个问题,Intel Agilex® 7 F-Tile IP 在使用 Cadence Xcelium* 模拟器时可能会显示细化时间错误,类似于以下错误:

xmelab: *E,CUVIMG (<QUARTUS_INSTALL_DIR>/ libraries/megafunctions/ftileb_ag_v0.sv,624316): 分层名称中不允许使用隐式名称。

解决方法

要解决此问题,请使用以下特定于 Cadence Xcelium* 模拟器的选项:

xmelab: *E,CUVIMG (<QUARTUS_INSTALL_DIR>/libraries/megafunctions/ftileb_ag_v0.sv,624316): 分层名称中不允许使用隐式名称。

在模拟编译脚本中使用详细说明开关 (-genhier)。

例子:

xmelab -genhier -relax -timescale '1 ps / 1 fs' -genhier -access +rwc <top_level_name>

此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。