说明
由于英特尔® Quartus® Prime 专业版软件 23.3 及更早版本存在问题，Intel Agilex® 7 R-Tile Compute Express Link* （CXL） 1.1/2.0 FPGA IP 不会删除 HDM 基地址，从而导致用户逻辑中出现意外的转换地址。
例如：
1. HDM 基址 = 0x4f414c000000 且偏移量 = 0 的交易，因此完整地址应为 0x4f414c000000 + 0 = 0x4f414c000000;
2. Intel Agilex® 7 R-Tile Compute Express Link* （CXL） 1.1/2.0 FPGA IPCXL IP 输出到用户逻辑，地址转换后[51：6] = 0x13d0_5300_0000;
3. 此转换后的地址不会路由到目标内存地址 0，这会导致意外行为。
解决方法
此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。