文章 ID: 000097528 内容类型: 故障排除 上次审核日期: 2023 年 12 月 12 日

为什么 Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IP 不支持内存映射接口 CXL.io Avalon®突发操作?

环境

    英特尔® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔® Quartus® Prime Pro Edition 软件 23.3 及更早版本存在问题,Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IP 不支持在 CXL.io 通道Avalon®内存映射接口上进行突发操作。

解决方法

此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。