文章 ID: 000097415 内容类型: 错误讯息上次审核日期: 2025 年 05 月 14 日

编译 Agilex™ 7 FPGA M 系列 EMIF IP 时，为何会在 EMIF 引脚上看到不受约束的输入/输出端口？

环境

错误 ID: 15014642896

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 23.3 已修复版本: 24.2

FPGA 知识产权

外部内存接口英特尔® Stratix® 20 FPGA IP

已找到版本: 23.3

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

编译 Agilex™ 7 FPGA M 系列 EMIF IP 时，您可能会在 EMIF 引脚上看到不受约束的输入/输出端口。

解决方法

您可以放心地忽略这些不受约束的警告。这些引脚的延迟值在运行时由 EMIF 固件校准，这些引脚在时序分析中没有值。

该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。