文章 ID: 000097291 内容类型: 产品信息和文件 上次审核日期: 2023 年 11 月 15 日

在生产中使用多个目标设备时,如何满足外部内存接口Intel Agilex® 7偏移匹配准则?

环境

  • 外部内存接口英特尔® Stratix® 20 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    对于外部内存接口Intel Agilex® 7使用的引脚,不同的引脚兼容设备可能会有不同的封装延迟。如果您遵循《外部内存接口用户指南》中的“偏移匹配指南”部分所述的要求,您可能会发现无法同时满足多个器件的要求。用户指南仅适用于您计划在开发阶段使用一种设备,而在生产阶段使用不同的设备的情况。

    解决方法

    如果您计划在生产中使用这两种设备,则应使用根据两个目标设备的引脚延迟计算出的平均封装延迟值来计算走线长度。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。