文章 ID: 000097245 内容类型: 错误讯息 上次审核日期: 2024 年 01 月 12 日

Intel Agilex® 7 M 系列外部内存接口设计示例 中为何会发生时序违规？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 外部内存接口英特尔® Stratix® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 23.3 存在问题，您可能会看到带有 NoC EMIF 设计示例的Intel Agilex® M 系列 DDR4 无法实现时序收敛。

    此问题是由于流量生成器的时钟在默认情况下运行太快。

    解决方法

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 23.4 开始已修复

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。