为什么使用 Cadence Xcelium* 模拟器时，面向 F-Tile 变体的 PCI Express* 的多通道 DMA FPGA IP 设计示例无法模拟？

由于 Quartus® Prime Pro Edition 软件版本 22.1 至 23.3 存在一个问题，使用 Cadence Xcelium* 模拟器时，面向 F-Tile 变体的 PCI Express* 设计示例的多通道 DMA FPGA IP 无法模拟。

要在仿真中变通解决此问题，请使用以下命令运行 Cadence Xcelium 仿真：

对于 Quartus® Prime Pro Edition 软件，版本 23.3

sh xcelium_setup.sh USER_DEFINED_VERILOG_COMPILE_OPTIONS=“+define+RTLSIM\ +define+SSM_SEQUENCE\ -sv” USER_DEFINED_ELAB_OPTIONS=“-warn_multiple_driver\ -timescale\ 1ns/1ps” USER_DEFINED_SIM_OPTIONS=“” |三通simulation.log

对于 Quartus® Prime Pro Edition 软件，版本 22.1 至 23.2

sh xcelium_setup.sh USER_DEFINED_VERILOG_COMPILE_OPTIONS=“+define+RTLSIM\ +define+SSM_SEQUENCE\ -sv” USER_DEFINED_ELAB_OPTIONS=“-timescale\ 1ns/1ps” USER_DEFINED_SIM_OPTIONS=“” |三通simulation.log

该问题已在 Quartus® Prime Pro Edition 软件版本 23.4 中修复。