文章 ID: 000097185 内容类型: 错误讯息上次审核日期: 2024 年 05 月 23 日

运行 Agilex™ 7 FPGA HBM2E IP 设计时，内核时钟或 NoC 桥硬件时钟设置为接近推荐时钟频率时，为什么会在核心结构路径中遇到时序违规？

环境

错误 ID: 22018781403

Quartus 版本

英特尔® Quartus® Prime 设计软件

已找到版本: 23.3 已修复版本: 0.0

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于 Quartus® Prime 专业版软件 23.3 版本存在问题，当您将内核时钟或 NoC 桥接硬件时钟设置为接近 HBM2E IP 设计中的建议时钟频率时，您可能会在内核结构路径中遇到时序违规。

解决方法

要解决此问题，请在 Quartus® Prime Pro Edition 软件版本 23.3 中将 Fmax 降低 10 至 20 MHz，或尝试在您的设计中进行种子扫描。