文章 ID: 000097180 内容类型: 错误讯息 上次审核日期: 2024 年 01 月 10 日

为什么在 Prime Pro Edition 软件版本 23.3 中以 2 个等级在 DIMM 中启用方案 2 DDR4 IP 时Intel Agilex® 7 FPGA会出现 fitter 错误英特尔® Quartus®？

环境

  • 英特尔® Quartus® Prime 设计软件
  • 外部内存接口英特尔® Stratix® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    要在 Prime Pro Edition 软件版本 23.3 中英特尔® Quartus®以 2 个通道在 DIMM 中启用Intel Agilex® 7 FPGA方案 2 DDR4 IP，我们需要 CK 时钟
    “强制等级共享一个内存接口时钟” = True
    “Alert_N 引脚放置” = AC2 中的 Alert_N
    “DDR4 的最小交流通道数” = 3

    解决方法

    从英特尔® Quartus® Prime 专业版软件版本 23.4 开始，此问题已修复

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。