文章 ID: 000097176 内容类型: 故障排除 上次审核日期: 2024 年 05 月 10 日

为什么禁用内存子系统 FPGA IP 中内容寻址内存FPGA IP 的 AXI 接口就绪有效延迟参数？

环境

  • 英特尔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime Pro Edition 软件 23.3 版本存在一个问题，在内容可寻址内存FPGA IP 中禁用了 AXI 接口就绪有效延迟部分下的参数。

    解决方法

    Quartus® Prime Pro Edition 软件版本 23.4 中已修复该问题。

    相关产品

    本文适用于 1 产品

    英特尔® 可编程设备

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。