文章 ID: 000097174 内容类型: 错误讯息 上次审核日期: 2023 年 10 月 30 日

警告 (13469):mbl_table_mux.sv(116) 处的 Verilog HDL 分配警告:截断大小为 24 的值以匹配目标大小 (23)

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 英特尔® Quartus® Prime Pro Edition 软件 23.3 版中编译包含内存子系统英特尔® FPGA IP的设计(使用 MBL 算法实例化内容可寻址内存英特尔® FPGA IP时,可能会看到此警告。当使用 MBL 的内容可寻址内存实例英特尔® FPGA IP连接到容量不足以容纳哈希表和键/结果表的外部内存时,就会发生这种情况。

    解决方法

    此警告不容忽视。
    要在 英特尔® Quartus® Prime 专业版软件版本 23.3 中解决此问题,请执行以下解决方案之一:

    • 降低键/结果表的 log2 数
    • 增加内存设备的大小
    • 减小 键/结果宽度
    • 减少每行的条柱数量

    此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    英特尔® 可编程设备

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。