文章 ID: 000096976 内容类型: 勘误 上次审核日期: 2024 年 04 月 18 日

为什么 F-Tile 以太网 FPGA Hard IP 会标记多实例外部自定义 Cadence 变体的严重警告?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime Pro Edition 软件版本 23.3 的时序要求存在问题,Quartus® Prime Pro Edition 软件 23.3 版将针对具有外部自定义 Cadence 变体的多实例发出严重警告。

    解决方法

    没有可用的解决方法。
    此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。