文章 ID: 000096873 内容类型: 勘误 上次审核日期: 2024 年 11 月 12 日

为什么 o_rx_pcs_ready 信号无法在硬件中为 F-Tile 以太网 FPGA 硬 IP 的 PAM4 变体置位?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime Pro Edition 软件 23.3 及更早版本存在问题,当 F-Tile 以太网FPGA Hard IP 的 PAM4 变体同时使用 312.5MHz PMA 参考时钟和正在使用 Quartus Setting File (QSF) 分配VSR_MODE_LOW_LOSS时,o_rx_pcs_ready信号将无法在硬件中置位。

    解决方法

    要变通解决此问题,请禁用 QSF 分配VSR_MODE_LOW_LOSS。
    该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。