由于英特尔® Quartus® Prime 专业版软件 23.3 中存在一个问题,在具有多个 F-Tile 以太网多速率英特尔® FPGA IP实例的设计中,如果变体启用了 启用专用 CDR 时钟输出 选项,则编译的“支持逻辑生成”阶段将会失败。
此问题没有解决方法。
此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。
由于英特尔® Quartus® Prime 专业版软件 23.3 中存在一个问题,在具有多个 F-Tile 以太网多速率英特尔® FPGA IP实例的设计中,如果变体启用了 启用专用 CDR 时钟输出 选项,则编译的“支持逻辑生成”阶段将会失败。
此问题没有解决方法。
此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。