文章 ID: 000096811 内容类型: 连接 上次审核日期: 2024 年 11 月 12 日

在 Agilex™ 7 器件中使用差分 SSTL/HSTL/HSUL I/O 标准时,为什么 .pin 文件显示针对 VREFB 引脚的 VREF 电压要求?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime 专业版软件 23.2 及更早版本存在问题,在 Agilex™ 7 器件中使用差分 SSTL/HSTL/HSUL I/O 标准时,.pin 文件错误地显示相对于 VREFB 引脚的 VREF 电压为 0.6V。这些 I/O 标准不需要外部 VREF。

    解决方法

    如果使用差分 SSTL/HSTL/HSUL I/O 标准,则可以忽略外部 VREF 电压要求。

    从 Quartus® Prime Pro Edition 软件版本 24.1 开始,该问题已修复

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。