文章 ID: 000096595 内容类型: 错误讯息 上次审核日期: 2025 年 06 月 11 日

内部错误:子系统:CUT,文件:/quartus/db/cut/cut_ffpll_loc_info.cpp,行:325

环境

    英特尔® Quartus® Prime 标准版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Standard Edition 软件 22.1 及更早版本存在一个问题,当PLL_REFCLK_SELECT上的 CLKOUT 端口未驱动FRACTIONAL_PLL时,您可能会看到此内部错误。如果设计的 PLL 时钟输出不驱动任何逻辑,就会发生这种情况。

解决方法

要解决此问题,请确保 PLL 时钟输出确实驱动了设备中的逻辑,或者移除未使用的 PLL 时钟输出。

相关产品

本文适用于 3 产品

Arria® V FPGA 和 SoC FPGA
Cyclone® V FPGA 和 SoC FPGA
Stratix® V FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。