文章 ID: 000096578 内容类型: 故障排除 上次审核日期: 2024 年 04 月 17 日

为什么 Platform Designer 中的 O-RAN FPGA IP 复位极性反转？

环境

    英特尔® Quartus® Prime Pro Edition
    接口
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 O-RAN FPGA IP 1.9.1 及更早版本存在问题，在 Platform Designer 中实例化时，输入复位信号映射为不正确的极性。由于 O-RAN FPGA IP 的输入复位处于低电平有效状态，Platform Designer 应自动将信号类型映射到 reset_n ，而不是类型 重置。

解决方法

要变通解决此问题，请执行以下步骤：

1. 打开位于 <quartus_instalation_dir>/ip/altera_cloud/oran/src/ 的 oran_hw.tcl 文件。

2）. 查找 并 替换 以下代码行：

a）. 从 add_interface_port rst_tx_n rst_tx_n复位输入 1
要add_interface_port rst_tx_n rst_tx_n reset_n输入 1。

从 add_interface_port rst_rx_n rst_rx_n复位输入 1
add_interface_port rst_rx_n rst_rx_n reset_n输入 1

从 add_interface_port rst_csr_n rst_csr_n复位输入 1
要add_interface_port rst_csr_n rst_csr_n reset_n输入 1

相关产品

本文适用于 9 产品

英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA
英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列
英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Stratix® 10 DX FPGA
英特尔® Stratix® 10 GX FPGA
英特尔® Stratix® 10 MX FPGA
英特尔® Stratix® 10 NX FPGA
英特尔® Stratix® 10 SX SoC FPGA
英特尔® Stratix® 10 TX FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。