文章 ID: 000096562 内容类型: 错误讯息 上次审核日期: 2024 年 01 月 10 日

为什么Intel Agilex® 7 FPGA Prime Pro Edition 软件版本 23.2 英特尔® Quartus®中会出现 LPDDR5 错误并导致校准失败?

环境

  • 英特尔® Quartus® Prime 设计软件
  • 英特尔® FPGA 编程软件
  • 外部内存接口英特尔® Stratix® 20 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    要变通解决此问题,请忽略在将读取延迟从自动计算值更改为 10 个周期时Intel Agilex® 7 LPDDR5 Mem 设备 IP 中的错误,因为即使错误未完成,您实际上也可以选择“保存配置”或者将写入延迟从 8 增加到 9。

    解决方法

    从 Prime 专业版软件版本 23.3 开始英特尔® Quartus®此问题已修复。用户能够使用默认读/写延迟生成正确启用 WDBI 的设计。
    但是,用户不能使用超出 JEDEC 表中的自定义读/写延迟。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。